职位解读
FPGA 工程师是西安康拓力仪器设备有限公司在咸阳秦都区发布的通用岗位,薪资范围11-16K。该岗位要求3-5年经验、本科学历,并提供五险一金、定期团建、试用期全额、年终奖、伙食补贴。等福利,工作地点位于咸阳秦都区。西安康拓力仪器设备有限公司作为相关企业,其招聘节奏侧面反映该行业在咸阳的人才需求热度。面试准备阶段,建议提前了解该岗位的业务场景与团队结构,并准备与目标行业相关的实操案例。岗位职责包括:1. 负责FPGA整体方案设计、逻辑架构搭建、RTL代码开发、仿真验证、时序收敛与板级联调,独立完成项目模块从设计到落地的全流程开发。 2. 根据产品功能需求,完成FPGA器件选型、模块拆分、时序规划,编写详细设计文档、测试报告及技术规范。 3. 负责高速接口逻辑开发与调试,熟练。任职要求为:1. 统招本科及以上学历,电子信息、通信工程、微电子、自动化、计算机等相关专业。 2. 精通Verilog/SystemVerilog硬件描述语言,具备规范编码习惯与时序收敛优化能力,熟悉完整FPGA。
11K-16K
五险一金、定期团建、试用期全额、年终奖、伙食补贴。
岗位职责
1. 负责FPGA整体方案设计、逻辑架构搭建、RTL代码开发、仿真验证、时序收敛与板级联调,独立完成项目模块从设计到落地的全流程开发。
2. 根据产品功能需求,完成FPGA器件选型、模块拆分、时序规划,编写详细设计文档、测试报告及技术规范。
3. 负责高速接口逻辑开发与调试,熟练完成总线协议适配、数据传输、信号处理等核心功能开发,解决时序、稳定性、兼容性问题。
4. 配合硬件、软件团队完成软硬件协同调试,定位并修复开发、测试、量产过程中的逻辑BUG与性能瓶颈。
5. 持续优化FPGA代码架构、资源占用、功耗及运行速率,迭代升级产品功能,提升产品稳定性与适配性。
二、
职位要求
1. 统招本科及以上学历,电子信息、通信工程、微电子、自动化、计算机等相关专业。
2. 精通Verilog/SystemVerilog硬件描述语言,具备规范编码习惯与时序收敛优化能力,熟悉完整FPGA开发流程。
3. 熟练掌握高速SerDes收发器配置与时序优化,拥有JESD304、JESD204B/C新一代高速ADC/DAC射频接口、PCIE、AXI、AURORA等高速总线开发、链路同步、误码调试实战经验;
4. 熟悉常用总线及高速接口,具备数据采集、图像/信号处理、通信传输任意方向项目经验优先。
5. 具备独立问题排查、技术复盘能力,逻辑严谨,沟通顺畅,可高效推进跨团队联调与项目落地。
工作时间:09:00-18:00,每月最后一周单休,其余双休,法定节假日正常休息,暑假有15天+带薪假。
职位
福利待遇
五险一金、定期团建、试用期全额、年终奖、伙食补贴。
还没有该企业的面试经验,快来补充第一份面经~
我来分享面试经验西安康拓力仪器设备有限公司 薪资分享(1)
晒薪资12K/月 · 经验不限 · 学历不限
FPGA 工程师
11K-16K