职位解读
FPGA 数字可靠性工程师是长春长光启衡传感技术有限公司在长春宽城发布的通用岗位，薪资范围12-24K。该岗位要求5-10年经验、本科学历，工作地点位于长春宽城。长春长光启衡传感技术有限公司作为相关企业，其招聘节奏侧面反映该行业在长春的人才需求热度。面试准备阶段，建议提前了解该岗位的业务场景与团队结构，并准备与目标行业相关的实操案例。岗位职责包括：1.开发 CDC 自动化扫描脚本，识别跨时钟域路径并做风险分级；采用切片式、可回退的渐进改造方案，标准化异步 FIFO、握手等跨域处理，每轮改造独立仿真验证； 2.推动存量逻辑向 40/80MHz+门控分频统一时钟架构收敛，牵头制定并落地《FPGA 时钟与跨时钟域设计规范》； 3。任职要求为：1.电子科学与技术、微电子、重点考虑 985/211、双一流院校，通信等数字方向本科及以上，数字时序理论功底扎实； 2.5年及以上专职Verilog、FPGA、RTL设计经验，主业数字开发，非硬件/嵌。
FPGA 数字可靠性工程师
长春 · 宽城 5-10年 本科 1次浏览
1小时前发布
12K-24K
企业实名认证
虚假岗位可一键举报
薪资真实分享
岗位职责
1.开发 CDC 自动化扫描脚本，识别跨时钟域路径并做风险分级；采用切片式、可回退的渐进改造方案，标准化异步 FIFO、握手等跨域处理，每轮改造独立仿真验证；
2.推动存量逻辑向 40/80MHz+门控分频统一时钟架构收敛，牵头制定并落地《FPGA 时钟与跨时钟域设计规范》；
3.负责量产解码 RTL 模块维护、需求迭代、时序/CDC 现场偶发故障定位闭环；独立编写 Testbench，完成仿真回归与时序检查；
4.能力达标后，参与新一代编码器FPGA架构设计、RTL开发、上板验证；
5.输出 CDC 改造、时序收敛、故障复盘等技术文档，沉淀高可靠数字设计规范。
职位要求
1.电子科学与技术、微电子、重点考虑 985/211、双一流院校，通信等数字方向本科及以上，数字时序理论功底扎实；
2.5年及以上专职Verilog、FPGA、RTL设计经验，主业数字开发，非硬件/嵌入式兼职 FPGA，Xilinx/Intel平台经验均可；
3.精通 STA 静态时序分析、亚稳态机理，清楚各类CDC方案适用边界与取舍代价；
4.熟练使用 Vivado/Quartus、ModelSim，可独立完成RTL开发、时序约束编写、时序违例排查；
5.有大型遗留 RTL 模块重构经验，具备量产风险意识，认同分片渐进改造，不盲目推翻成熟存量代码；
6. 掌握 0-In、Synopsys CDC 等专业 CDC 静态检查工具，可开发 Tcl/Python 自动化回归脚本优先考虑；
7.有编码器、光栅采集、BISS-C、伺服驱动等工业传感接口开发经验优先考虑；
8.有主导过量产产品时序、跨时钟域软故障定位与根治经验者优先考虑。
还没有该企业的面试经验，快来补充第一份面经～
我来分享面试经验FPGA 数字可靠性工程师
12K-24K