职位解读
FPGA工程师是华为技术有限公司在深圳发布的电子/电气/机械岗位，薪资面议。该岗位要求5-10年经验、本科学历，工作地点位于深圳。华为技术有限公司作为相关企业，其招聘节奏侧面反映该行业在深圳的人才需求热度。面试准备阶段，建议提前了解该岗位的业务场景与团队结构，并准备与目标行业相关的实操案例。岗位职责包括：1. 基于 Xilinx Zynq‑7000 / Zynq‑UltraScale+ 平台完成工控主控板卡 FPGA 架构设计、RTL 开发、仿真、时序收敛、板上调试。 2. 负责 AXI 总线、PS‑PL DMA 数据流、DDR 存储带宽优化、跨时钟域处理。 3. 调试 SerD。任职要求为：1. 本科及以上，电子信息、自动化、通信工程等相关专业；3 年以上工控方向 ZYNQ‑FPGA 独立开发经验。 2. 熟练 Verilog、Vivado/Vitis、Modelsim 仿真、ILA 在。
FPGA工程师
深圳 5-10年 本科 20次浏览
1个月前发布
薪资面议
企业实名认证
虚假岗位可一键举报
薪资真实分享
岗位职责
1. 基于 Xilinx Zynq‑7000 / Zynq‑UltraScale+ 平台完成工控主控板卡 FPGA 架构设计、RTL 开发、仿真、时序收敛、板上调试。
2. 负责 AXI 总线、PS‑PL DMA 数据流、DDR 存储带宽优化、跨时钟域处理。
3. 调试 SerDes、PCIe、千兆 / 万兆以太网、高速 IO 接口逻辑。
4. 完成 Xilinx 工程向紫光同创国产 FPGA 代码迁移、适配、BUG 排查、工具链适配。
5. 和硬件、嵌入式软件团队联调，解决工控设备稳定性、时序、电磁兼容相关逻辑问题。
6. 输出时序约束脚本、接口文档、版本维护、技术沉淀。
职位要求
1. 本科及以上，电子信息、自动化、通信工程等相关专业；3 年以上工控方向 ZYNQ‑FPGA 独立开发经验。
2. 熟练 Verilog、Vivado/Vitis、Modelsim 仿真、ILA 在线调试、TCL 时序脚本；精通全套 AXI 总线架构。
3. 具备 DDR、SerDes、PCIe、工业以太网实际项目调试经验。
4. 拥有紫光同创或者其他国产 FPGA 移植适配经历。
5. 熟悉 ZYNQ 的 PetaLinux、设备树、PL 与 ARM 端驱动对接。
6. 有运动控制器、工业采集卡、自动化设备主控项目优先。
7. 能够独立排查时序违规、建立时间 / 保持时间、跨时钟域等疑难问题。
还没有该企业的面试经验，快来补充第一份面经～
我来分享面试经验FPGA工程师
薪资面议