嵌入式软件平台工程师(J12674)

1.平台架构与路线：从业务、实时性、算力、功耗、接口、安全和量产约束出发，定义软件平台分层、模块边界、API/ABI、数据流和控制流；规划Boot、BSP、HAL、驱动、运行时、中间件、OTA、诊断、产测和开发工具链的完整平台架构；制定平台从原型、FPGA验证、芯片Bring‑up到量产发布的0→1实施路线和里程碑。 2.异构平台适配与移植：主导软件平台在MCU、MPU、SoC、DSP、NPU、FPGA等不同架构和操作系统上的抽象、裁剪与移植；建立统一HAL、板级配置、设备描述、跨编译工具链和平台适配层，降低多硬件平台重复开发；处理指令集、缓存、内存模型、外设、时钟、电源和中断差异，保证跨平台行为一致。 3.Chiplet软件平台预研：跟踪UCIe、PCIe、CXL及私有Die‑to‑Die互连，定义多Die/多芯粒的发现、枚举、配置和管理框架；设计跨Die通信、Mailbox/Shared Memory/RPMsg、IOMMU、缓存一致性、NUMA资源管理和错误隔离机制；规划Chiplet场景下的安全启动、固件协同、功耗管理、RAS、调试追踪和版本兼容策略。 4.启动、安全与可观测性：设计Secure Boot、TF‑A/U‑Boot/UEFI/RTOS启动链、固件签名、密钥与可信根、OTA回滚和生命周期管理；建立日志、Trace、崩溃转储、性能计数、健康监控、远程诊断和跨核时间轴分析能力；定义平台可靠性、可恢复性、可维护性和量产测试指标。 4.生态协同与技术领导：牵引芯片、FPGA、硬件、算法、协议、应用和测试团队定义软硬接口及交付契约；建立平台代码规范、CI/CD、自动化测试、版本发布、文档和开发者支持体系；评估外部IP、OS、工具链和供应商能力，沉淀专利、标准接口和平台技术资产。

1.教育背景：硕士及以上学历；博士或系统软件背景优先；计算机、软件工程、电子信息、微电子、自动化等相关专业优先。 2.工作经验：10年以上嵌入式/系统软件经验，5年以上软件平台架构经验，具备从0到1搭建并量产软件平台的完整经历；主导过跨MCU/MPU/SoC/DSP/NPU/FPGA等异构平台的软件移植、BSP/HAL抽象或统一运行时建设；有Chiplet、UCIe/CXL/PCIe、多核/众核、虚拟化、安全启动或系统固件经验者优先。 3.专业知识：精通C/C++、ARM/RISC‑V/x86体系结构、Linux/RTOS/Zephyr/FreeRTOS、Bootloader、BSP、HAL和设备驱动模型；熟悉Device Tree/ACPI、PCIe/CXL/UCIe、Mailbox、Shared Memory、RPMsg、Virtio、IOMMU、缓存一致性和NUMA；熟悉Secure Boot、OTA、电源管理、RAS、性能分析、CI/CD、自动化测试和跨平台构建体系。 4.专项要求：具备平台战略和系统架构能力，能把芯片路线、业务需求与软件平台演进统一到长期技术路线图；具备跨硬件、固件、操作系统、算法和应用的技术领导力，能定义接口契约并推动复杂系统集成；具备优秀英文标准阅读能力、技术决策能力、文档能力和专利/标准布局意识。