模拟IC设计高级主任工程师-O5175V

1、 定义 400G 并行 Micro LED 阵列 Optical PHY、和NPO CPO平台的芯片顶层架构，包括 TX-RX partition、电源域、时钟域、校准域、测试模式、Pad-Bump、封装接口和模拟-数字边界。 2、 建立系统级 Link Budget、Power Budget 和 Jitter Budget，并推动从 System Specification、Architecture Specification、 Block Specification、Transistor-level Design 的闭环。 3、 负责 112G PAM4 TX 链路：Serialize、 MUX、retiming FF、PAM4 mapping、2-3-tap FFE、PAM4 DAC、pre-driver、高速输出级。 4、 负责将传统 112G SerDes TX 转换为 Micro LED 电流驱动：PAM4 四电平电流 DAC、LED Bias Modulation、光功率校准、FFE、边沿增强、带宽扩展。 5、 解决 28 nm 低压 CMOS 驱动约 3 V GaN Micro LED 的可靠性与 headroom 问题。 6、 负责 TX 端 PVT、Monte Carlo、jitter、eye、linearity RLM、rise fall、overshoot、EM IR、post-layout 寄生与封装模型联合验证。 7、 牵头 Micro LED Verilog-A行为模型：I-V、Cj、dynamic resistance、I-Popt、WPE EQE、E-O 带宽、温漂、aging 及工艺离散。 8、 负责公共模拟 IP 的架构和关键实现：Current Reference、LDO、POR、Temperature Voltage Current Monitor、Trim DAC 等。 9、 指导模拟版图完成高速 TX以及多 lane 阵列的匹配、供电与 EM IR；参与 Top Floorplan 和Bump RDL 规划。 10、 参与 Silicon Bring-up，制定 TX 测试模式、PRBS loopback 需求和寄存器可观测性，支持 DCA BERT VNA 示波器的实验闭环。

1、教育背景：微电子、集成电路、电子工程等相关专业硕士及以上学历。 2、经验：优先 10-15 年以上高速模拟-混合信号 IC 经验。 3、流片要求：至少 1 颗大于等于25 Gbps SerDes TX 或高速光 Driver 成功流片（56G PAM4 优先）。 4、工艺： 28-40-55-65 nm 高速 CMOS 至少一种；熟悉低压核心器件与厚氧化层 IO 器件。 5、掌握工具：Cadence Virtuoso Spectre ADE Assembler、PEX、Verilog A；Python MATLAB 链路建模。