数字IC中端（BES）工程师

岗位职责 独立负责数字芯片中端全流程：RTL 综合、全芯片 STA 时序签核、SDC 约束、UPF 低功耗实现、Formality 等价验证。 负责模块级到芯片级的逻辑综合、网表交付及整 die 集成。 定位时序、功耗、CDC、PPA 瓶颈，推动时序与功耗收敛至流片标准。 输出 ECO 方案，主导完成 ECO。 使用 TCL/Python 开发自动化脚本，沉淀标准化 BES 流程与交付文档。 对接前端 RTL 设计、DFT 与后端 PR 团队，推动解决中端实现过程中的技术堵点；负责与后端、DFT 外包团队沟通协同，交付综合网表、SDC 约束等资料。 参与方案评审与流片复盘。 任职要求 微电子、集成电路等相关专业本科及以上学历，3 年以上数字 IC 中端（BES）项目经验；须具备完整 BES（综合、STA 签核、UPF、形式验证）项目经验。 熟练使用 DC、PrimeTime、Power Compiler、Formality 等 Synopsys 工具，精通 SDC、UPF、CDC、OCV 时序理论。 熟悉逻辑综合、STA 签核、等价验证、低功耗实现全流程，能独立处理多时钟、多电压域复杂设计。 熟练 TCL 脚本，具备自动化流程搭建能力。 熟悉 28nm/40nm 等成熟工艺；有 7nm 及以下先进工艺经验者优先。 具备较强的问题定位与攻关能力，能独立推动时序、功耗收敛至流片标准。 加分项 有以太网交换芯片、Scale-Up 互联、DPU/SmartNIC 网卡、PCIe 接口（Retimer/Switch）等方向 BES 经验者优先。 有多通道高频、低延时高速互联数字逻辑时序收敛经验。 熟悉数据中心、工业级高可靠芯片低功耗与时序签核要求。